[求助]关于poly电阻（tsmc工艺）

本帖最后由 cc921008 于 2020-8-3 09:21 编辑

关于tsmc工艺库的电阻有个疑问，请教熟悉Device的小伙伴们

Poly resistor. tsmc .18 bcd提供1k和3k的poly resistor。其中3k的模型中有个2端口的模型，和一个3端口的模型。layout显示3端口的模型中多了一层nwell。Design manual中说“For the poly resistors, the capacitance of poly to filed oxide (STI) is also taken into account in this 3T-resistor macro model” and “The equivalent circuitry is similar to that of diffused/ ion-implanted resistors. The capacitance is distributed into five pieces to model the AC effect of poly resistors.”

所以我感觉3k3端口模型是这样子的。STI在下面，上面通过5个cap连到poly上。

登录/注册后可看大图

image.png (25.03 KB

, 下载次数: 86

)

下载附件

保存到相册

2020-7-29 07:14 上传

然后我的问题

1. 它的耐压是多少。它是属于1.8V/5V的device，是指1端到2端的耐压是1.8/5V么？如果没有pn结的话3端对1,2端的耐压应该也是1.8V/5V么？

（我现在做法是把3端接到1或2中电压高的一侧不知有没有问题。。）

2. 1端或2端能不能接到高压上（能不能floating），例如70V，同时保持1和2之间电压差在5V，这样电阻耐压有没有问题呢？因为还有一种HV电阻，像HVNW电阻。如果最高电位是70V选个（1和2两端）耐70V的HVNW电阻应该就可以。但它的温度特性差。所以我想知道Poly电阻可不可以floating。

（我想的是poly电阻没有sub，是不是就可以接个高压只要保证流过电阻两端的电压差在5V以内就可以了。。）

登录/注册后可看大图

image.png (7.87 KB

, 下载次数: 94

)

下载附件

保存到相册

2020-7-29 07:32 上传

感谢感谢！！